

实验四

实验内容——必做部分：

1、设计一个状态机

输入：状态切换信号，用脉冲发生器实现

输出：4 个 LED 显示

功能：状态机包含四个状态，输入信号上升沿时，状态自动切换到下一状态（最后一个状态切换到初态）；根据系统当前状态决定输出的四个 LED 中哪一个亮

2、脉宽测量电路（采用状态机实现）

输入：待测脉冲信号、复位信号——用脉冲发生器实现

时钟信号——20MHz 晶振输出（计数时钟和扫描显示时中都可以由它分频得到）

输出：7 断显示器的扫描显示控制信号、溢出信号

功能：能够对输入的脉冲信号用基准时钟进行计数，输出计数结果。系统有三个状态：准备测量状态、测量状态、测量完毕状态。

在准备测量状态下，测量结果显示为全零，内部计数器不计数，仅当待测脉冲按键被按下时进入测量状态。

在测量状态下，只要待测脉冲按键一直按下，则内部计数器一直加计数并同时显示计数结果（如果计数超出量程则需锁存一个溢出信号让溢出指示灯亮），仅当待测脉冲按键松开时进入测量完毕状态。

在测量完毕状态下，测量结果保持不变，此时再按测脉冲按键不起作用，仅当按下复位信号时系统进入准备测量状态（同时要将显示结果清零）。

提示 1：系统可大致分为三个子模块：扫描显示模块、加减计数器模块和控制模块（包括状态机和控制信号产生）。

提示 2：利用层次化设计实现系统，充分利用以前实验中所用到的模块。

实验内容——选做部分：

1、用层次化设计完成试验三选做中的倒计时装置

要求：可控制倒计时长度；可控制倒计时开始时间；计完后停止计数并输出计数完成信号；可控制再次开始倒计时。

2、16 进制——10 进制转换电路

分别设计出多位（例如 4 位）16 进制转换成 10 进制数的电路和多位（例如 4 位）10 进制数转换成 16 进制数的电路。

2、串行除法器(设计时需要考虑资源，尽可能占用较少的逻辑资源)

输入被除数为 4 位 16 进制数，除数为 2 位 16 进制数，输出除法结果的整数部分和余数部分。

进一步可以考虑 10 进制除法器设计。